بينما تكافح Samsung Foundry لإطلاق نقش 5 نانومتر على نطاق واسع، تؤكد TSMC ريادتها من حيث التخطيط. ستقدم العملاقة التايوانية، التي تتحدث بالفعل عن 3 نانومتر، أول تحسين لعملية النقش 5 نانومتر الخاصة بها في العام المقبل.
عقدت TSMC يوم الاثنين مؤتمرًا افتراضيًا مخصصًا لعرض عمليات النقش الجديدة هذه. المعروف ببروتوكول 7 نانومتر، والذي تعتمد عليه المعالجات الحالية وSOCs ووحدات معالجة الرسومات وحتى وحدات APU من Apple وAMD وNvidia وQualcomm وHiSilicon (على سبيل المثال لا الحصر)، بدأ العملاق التايواني بالفعل التحول نحو 5 نانومتر. وعلمنا بالأمس أن هذا البروتوكول الجديد، الذي بدأ بالفعل استخدامه على نطاق واسع، سيخضع لمزيد من التحسين اعتبارا من العام المقبل. من جانبها، يجب أن تبدأ تقنية 3nm في تصدر عناوين الأخبار ببطء بحلول عام 2022.
وفي الوقت نفسه، فإن Samsung Foundry، المنافس التكنولوجي الحقيقي الوحيد لشركة TSMC،لا تزال تكافح من أجل نشر النقش الخاص بها بدقة 5 نانومتر بشكل كامل. والدليل على ذلك هو حديثهجلاكسي نوت 20ولا تزال مجهزة بمعالجات Exynos 990 المحفورة بتقنية 7 نانومتر. قد يتفاقم التأخير بينما تستفيد TSMC حاليًا من الامتثال التام للجدول الزمني.
تحسين التحكم في الطاقة أو زيادة الأداء، عقيدة كل تغيير النقش
ولسبب وجيه، تنتج TSMC بالفعل منصات من5nm SoC لأجهزة Apple وiPhone 12(متوقع هذا الخريف)، وسيستمر مع الطلبات من العملاء الآخرين في نهاية عام 2020 وخلال عام 2021.يجب أن تستفيد AMD أيضًا من النقش "الخاص" بدقة 5 نانومتر. في الوقت الحالي، قد يكون هذا أول تحسين لتقنية 5 نانومتر ("N5P")، التي ذكرتها TSMC خلال مؤتمرها. يجب أن يعمل هذا الأخير على تحسين كفاءة الطاقة والأداء الذي تتيحه تقنية 5 نانومتر.
كما ذكرTechPowerUp، تعتمد تقنية TSMC's 5nm ("N5" داخليًا) على الطباعة الحجرية فوق البنفسجية القصوى EUV وتوفر تحسنًا بنسبة 30% في كفاءة الطاقة مقارنة بـ 7nm ("N7"). عند الاستهلاك المتساوي، فإن دقة 5 نانومتر الخاصة بالعملاق التايواني قادرة أيضًا على تطوير أداء أكثر بنسبة 15% من دقة 7 نانومتر، بكثافة تصل إلى 80%. يجب أن توفر العقدة "N5P" تحسينًا إضافيًا بنسبة 10% في كفاءة الطاقة و5% طاقة أكثر عند الاستهلاك المماثل. تتويج لطيف على الكعكة.
لاحظ أن TSMC تعتمد أيضًا على مشتق آخر من تقنيتها. يُطلق على هذا المشتق اسم "N4" ومن المقرر أن يدخل مرحلة الإنتاج الأولي في الربع الأخير من عام 2021، وسيعتمد على نقش بدقة 4 نانومتر. ومع ذلك، لم تقدم TSMC أي تفاصيل حول هذا الموضوع حتى الآن. ولذلك، فإننا لا ندرك حاليًا المكاسب التي تحققت من حيث الاستهلاك والأداء.
بالإضافة إلى عملية النقش بدقة 5 نانومتر، والتي تشغل أذهان الجميع حاليًا، ذكرت TSMC أيضًا بعض الأرقام الخاصة بعملية النقش المستقبلية بدقة 3 نانومتر ("N3"). وفقًا للمؤسس، سيتم تمييز 3 نانومتر قبل كل شيء من خلال تحسين إضافي بنسبة 25 إلى 30٪ في إدارة الطاقة، بزيادة قدرها 10 إلى 15٪ في الأداء مقارنة بـ 5 نانومتر عند الاستهلاك المتساوي. نتعلم أن كثافة الترانزستورات التي تم الحصول عليها باستخدام 3 نانومتر يجب أن تزيد أيضًا بنسبة 70٪.
وبالمصادفة (بالمعنى الحرفي والمجازي)، استفادت TSMC أيضًا من حدثها الافتراضي للإعلان عن عملية 12 نانومتر جديدة ("N12e") مخصصة، دون مفاجأة، للأجهزة الطرفية والملحقات المرتبطة بإنترنت الأشياء، وأقل تطلبًا من حيث كفاءة الطاقة والأداء.
